⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 昭61-53839

⑤Int Cl.⁴	識別記号	庁内整理番号		❸公開	昭和61年(19	86) 3月17日
H 04 B 3/14 H 03 H 17/00		6745-5K 8124-5 J				
H 03 K 4/02 5/01		7259-5 J 7259-5 J			ma	
H 04 L 25/12		7345-5K	審査請求	未請求	発明の数 1	(全 8頁)

33発明の名称 波形整形装置

②特 願 昭59-175702

②出 願 昭59(1984)8月23日

東京都品川区北品川6丁目7番35号 ソニー株式会社内 小 島 雄 ②発 明 者 東京都品川区北品川6丁目7番35号 ソニー株式会社内 邳発 明 者 藤 田 悦美 泰博 79発 明 者 秀 島 東京都品川区北品川6丁目7番35号 ソニー株式会社内 ソニー株式会社 東京都品川区北品川6丁目7番35号 ①出 頭 人

⑩代 理 人 弁理士 伊 藤 貞 外1名

99 網 看

発明の名称 彼形整形装置

特許請求の範囲

入力データが供給されるシフトレジスタと、該シフトレジスタの内容に重み付けを行う重み付け回路と、 酸重み付け回路の出力を所定量オフセントして 2's コンプリメントで 2 進加質する加算回路と、 酸加算回路の出力を自然 2 進数又は 2's コンプリメント 2 進数に変換する 2 進数変換回路とを具備して成る波形整形装置。

発明の詳細な説明

〔産業上の利用分野〕

この発明はベースパンドにおける放形の整形を 行なり場合等に用いて好適な波形整形装置に関す る。

〔従來技術〕

一般にデータ伝送においては、符号間干渉による符号関りを最小とするため、ベースバンドの信号を、ナイキストの第1基準すなわちインパルス 応答波形の時間軸上で等間隔等交差を満たすより に整形する、つまり波形等化する必要がある。

そして、精度を向上させるためにはデイジタル 回路による波形整形が望ましいが、従来のデイジタル回路で構成した波形整形装置の場合、この波形整形装置内で行われる加算の結果が一方の極性側に片寄り、与えられたデータの籍長を最大限に利用できない、つまりダイナミジクレンジの有効利用が損なわれるという欠点があつた。

[発明が解決しよりとする問題点]

[問題点を解決するための手段]

との発明による被形整形装置は入力データが供給されるシフトレジスタ(1)と、このシフトレジスタの内容に重み付けを行う重み付け回路(2)と、この重み付け回路の出力を所定量オフセントして 2's コンプリメントで 2 進 加 錬 する加算回路(3)と、この加算回路の出力を自然数又は 2's コンプリメ

(1)

ント 2 進数に変換する 2 進数変換回路(4) とから 成る。

[作用]

シフトレジスタにはデータレートの2倍の速度 をもつたシフトクロックで入力データが順次取り 込まれる。とのシフトレジスタに取り込まれたデ ータは、重み付け回路により所定の重み付けがな される。この重み付けされたデータは加算回路に おいて、2's コンプリメントで2 進加算される。 その加算結果はそのままでは一方の極性側に片寄 り、与えられた脳長が有効に利用されたととにな らない。そとで、との加質国路で与えられた語長 を最大限に活用する2進数の定義をして演算を行 う。この演算結果は、上述の定義した2進数がそ の足義付けを行つた加算回路でのみ有効で次段の 回路例えばD/A 変換器では使えないので、その D/A変換器で定義している2進数(自然2進数又 は2's コンプリメント2進数)に2進数変換回路 で変換を行う。

〔寒旌例〕

(3)

子(6)に供給されるクロックは入力端子(5)に供給される入力データより2倍の速度を有する。

とのような構成の液形整形装置は、例えば第2 図に示すような伝送系で使用される。すなわち、 同図において、向は情報源からのデータが供給される入力端子、何は液形整形装置、102は D/A 変換器、103はローパスフイルタ、101は変調器、109 はスライサ、101は出力端子である。そして、入力端子(1)からパンドパスフイルタ(1)までで送信側を構成し、パンドパスフイルタ(1)から出力端子(2)までで受信側を構成し、送信側と受信側は伝送路を介して相互接続される。

波形整形装置側は、受信側で復調されてローパスフイルタ(Mの出力側に得られるベースパンド信号が、ナイキストの第1基準を満たして符号間干渉による符号誤りを最小限とするように、各部における歪を補正する、つまり波形整形を行うように働く。勿論との波形整形装置(II)は受信側に散けてもよい。

以下、この発明の一奥施例を第1図~第10図に基づいて詳しく説明する。

第1図はこの発明による波形整形装置の回路構成の一例を示すもので、同図において、(1)はシフトレジスタ、(2)はシフトレジスタ(1)のピット容量に対応して所定数例えばことでは(21)~(24)の重み付け要素から成る重み付け回路であつて、この重み付け回路(2)はシフトレジスタ(2)からの契質的にデータ"1"に対して正、負いすれかの重み付けを行う。

(3)は加賀回路であつて、ことでは 2's コンプリメントで 2 進加算を行うと共に後述されるように、与えられた語長を最大限に活用する 2 進数を定義して演算を行う。(4)は 2 進数変換回路であつて、加賀回路(3)からの内容を次段の回路で定義している 2 進数に合わせるべく、自然 2 進数または 2's コンプリメント 2 進数への変換を行う。また、(5)は入力データが供給される入力端子、(6)はシフトレジスタシフト用のクロックが供給されるクロック端子、(7)は出力端子である。なお、クロック端

次に、第1図の回路における重み付け及び加賀 の仕方を第3図を参照し作ら説明する。

(4)

いま、入力端子(5)からのデータが第3図Aに示 すようにシフトレジスタ(1)に取り込まれると、と れに対して重み付け回路(2)において重み付けがな される。 重み付け要素 (21) ~ (24) には失々例え は1,2,-1,0の重み付け係数が設定されて おり、この各重み付け係数がシフトレジスタ(1)の 各ピットと乗算される。その乗算結果は左より1, 0,0,0となるので、これを加算回路(3)において 加算(2's コンプリメントで2 遊加算) すると、加 算結果は1となる。次の(2つの)シフトクロッ クで、シフトレジスタ(1)の内容は第3図Bのよう に変り、これに上述同様重み付けを行うと、左よ りその乗算結果は1,2,0,0となる。とれを加 算回路(3)で加算すると、加算結果は3となる。以 下同様にして重み付け、加賀を行うと、その加箕 結果は第3図Cでは1、第3図Dでは-1、第3 図目では0となる。との結果、加算回路(3)の出力 側にはとの場合、第3図Fに示すような出力信号

が得られる。

重み付け回路(2)の各要素(21)~(24)としては、例えば第4図に示すような回路構成が用いられる。すなわち同図において、重み付け係数のピット数に対応し、例えば3ピットとすると、3個のスイッチ(21a)、(21b)及び(21c)が設けられ、これ等のスイッチ(21a)~(21c)の各一端は共通接続されて接地され、各他端は夫々アンド回路(22a)、(22b)及び(22c)の各一端に接続されると共に抵抗器(23a)、(23b)及び(23c)を介して正の電源端子+Vccに接続される。また、アンド回路(22a)~(22c)の各他端はシフトレジスタ(1)側に接続され、各出力端は天々出力端子(24a)、(24b)及び(24c)に接続される。そして、出力端子(24a)~(24c)が加賀回路(3)側に接続される。

ことで重み付け要素 (22) の場合を考えると、その重み付け係数は 2 すなわち 2's コンプリメント 2 進数で表わせば"010"であるので、スイッチ (21a) と (21c) がオンとされ、スイッチ (21b) がオフとされる。従つて、これに対応してアンド回 (7)

る。この結果出力端子 (24a), (24b) 及び (24c) 化は"1", "1"及び"1"のレベルをもつたデータ、つまり重み付け係数—1の付されたデータが得られる。

つまり、重み付け回路(2)は、入力データ"1" に対して正、負いすれかの重みの付されたデータ を加算回路(3)に送ることになる。

加算回路(3)では、 2's コンプリメントで 2 進加算を行い、その結果を 2 進数変換回路(4)側に送る。さて、このような構成で問題となるのが、 加算回路(3)におけるダイナミックレンジの有効利用率、つまり与えられた語長が最大限に利用されている

ととで、 2's コンプリメント 2 進数は、 3 ピットの場合、第 5 図に示すように定義され、 0 をはさんで正側 3 レベル、負側 4 レベルを要現すると

とができる。

かどりかと云うととである。

しかしながら、 このような回路で波形整形を行 り場合、 加算結果は正側に片寄り、 負側の大きな レベルは出現しないため、 与えられた 節長を 有効 路(22a),(22b) 及び(22c) の各一畑のレベルは夫夫"0","1"及び"0"となる。この状態で、シフトレジスタ(1)よりアンド回路(22a),(22b) 及び(22c) の各他端に"1"のレベルをもつたデータが供給されると、アンド回路(22b) のみがゲートを開き、アンド回路(22a) 及び(22c) はゲートを閉じたままである。この結果出力端子(24a),(24b) 及び(24c) には"0","1"及び"0"のレベルをもつたデータ、つまり重み付け係数2の付されたデータが得られる。

また、重み付け要素 (23) の場合を考えると、その重み付け係数は-1 すなわち 2's コンプリメント 2 進数で表わせば"I 1 1"であるので、スイッチ (21a) ~ (21c) が全てオフとされる。従つて、これに対応してアンド 回路 (22a),(22b) 及び (22c) の各一端のレベルは全で"1","1"及び"1"となる。 この状態で、シフトレジスタ(1) よりアンド回路 (22a),(22b) 及び (22c) の各他端に"1"のレベルをもつたデータが供給されるとアンド 回路 (22a) ~ (22c) の各ケートが全て開くことにな

(8)

に利用したことにはならない。すなわち、 語長の 制限がないと仮定したときの加算結果は、 例えば 第6図に示すようなものとなり、 正側に大きく片 寄つたものとなる。

従つて、このような加算を有限脳長の制限下で 特度良く行うには、2's コンプリメント 2 遊数と 同様に通常の加算器で加算が行なえ、しかも正側 にダイナミックレンジの広い 2 遊数を定義し、構 成することが必要となる。

とのためには、通常の 2's コンプリメント 2 遊数をオフセツトさせて定義すればよい。

例えば、第7凶に示すように、(A) 欄の通常の 2's コンプリメント 2 進数の負側の下位の 2 つ "101"(-3) と "100"(-4)を正側の上位に持つて来て "101"(5)、 "100"(4)と、(B) 欄に示すように正側の最大値と負側の最小値の間で 2 遊数を定義すれば、量子化ステップが細かくなり、精度の向上を図ることができ、加算は通常の 2's コンプリメント 2 進数の扱いで行なうことができる。

加算結果の正負の片寄りは、ロールオフ率や等

化しようとする歪の特性によつて異なる。従つて、2 進数の定義にあたつては、先ず暦長制限がなっものとして計算した重みを設定し、計算機によって加算シミコレーションを行なつて片寄りの性質を関へ、しかるのち与えられた語長の能力を最大限に発揮できるようにオフセットレベルを定める、つまり、2 進数を定義する。そして定義した2 進数で表現される重みを決定する。なお、ここで定義した2 進数は、この回路でのみ有効である・例えば D/A 変換器(12 に接続する場合は、その前にD/A 変換器(12 に接続する場合は、その前に

例えば、上述した第7図の場合、第8図に示すように加算結果である左側に示す加算用2進数(第7図の(B)欄に相当)に"010"(2)を加算すると自然2進数に変換され、また"110"(-2)を加算すると2′s コンプリメント2進数に変換される。つまり、第7図の(B)欄で定義した2進数(2′s コンプリメント2進数)と第8図に示す自

フセットしているので-3 (*101*)オフセットして通常の 2's コンプリメント 2 進数に戻してやればよい。第 9 図はこのときの変換表を示したものである。

ďΩ

第10図は2進数変換回路(4)の一例を示すもので、 同図において、(4a),(4b)及び(4c)は加算回路(3) の出力(3ピット)が供給される入力端子、(4d) は加算器、(4e),(4f)及び(4g)は変換された2進 数が得られる出力端子である。また、変換の際に 加算されるピット数に対応して所定数、例えば3 個のスイッチ(4h),(4i)及び(4j)が設けられ、これ等スイッチ(4h)~(4i)の各一端は共通接続されて接地され、その各他端は加算器(4d)の入力側に接続されると共に夫々抵抗器(4k),(4k)及び(4m)を介して正の電源端子+Vccに接続される。

例えば第8図に示すような変換を行う場合、自然2進数への変換に際してはスイッチ (4h)と (4j)がオン,スイッチ (4i)がオフとされて"010"のレベルが加算器 (4d) に供給され、入力端子 (4a)~ (4c) からの3 ビットの加算結果と2 進加算される。

然 2 進数とを比較すると、定義した 2 進数は自然 2 進数から見て ー 2 だけオフセットしているのに 等しく、 従つて、自然 2 進数への変換に際しては上述の如く + 2 オフセットして元に戻してやるわけである。また、 第 7 図の (A) 欄の通常の 2's コンプリメント 2 進数から第 7 図の(B) 欄の 2's コンプリメント 2 進数への定義付けは、 + 2 だけオフセットしたので、 通常の 2's コンプリメントへの変 漢に際しては上述の如く ー 2 オフセットして元に 戻してやるわけである。

このことは他の場合に付いては同様に考えることができ、例えば第7図における (A) 欄の通常の 2's コンプリメント 2 進数より (B) 欄の 2's コンプリメント 2 進数を定義する際に、(A) 欄の "110" (-2) を B 欄の "110" (6)にもつて来て正側の 最大値を "110" (6)、負側の最小値を "111" (-1) としたときの、自然 2 進数または 2's コンプリメント 2 進数への変換は、前者の場合は -1 だけオフセントしているので+1 ("001") オフセントして自然 2 進数に戻し、後者の場合は +3 だけオ

12

また、通常の 2's コンプリメント 2 進数への変換に際してはスインチ (4h) と (4i) がオフ、スイツチ (4j) がオンとされて"110"のレベルが加算器(4d) に供給され、入力端子 (4a) ~ (4c) からの 3ピントの加算結果と加算される。

また、第9図に示すような変換を行う場合、自然2進数への変換に際してはスイッチ (4h)と(4i)がオン、スイッチ (4j)がオフとされて"001"のレベルが加算器 (4d) に供給され、入力端子 (4a)~(4c)からの3ビットの加算結果と2進加算される。また、通常の2's コンプリメント2 進数への変換に際してはスイッチ (4h)と(4j)がオフ、スイッチ (4i)がオンされて"101"のレベルが加算器(4d)に供給され、入力端子(4a)~(4c)からの3ビットの加算結果と加算される。

〔発明の効果〕

上述の如くこの発明によれば、重み付けされた情報に対して、与えられた語長を最大限に活用する2進数を定義して演算し、得られた結果を自然2進数又は2's コンプリメント2進数に変換する


ようにしたので、与えられた語長を最大限に利用 して加算を行なうことができるようになり、ダイ ナミックレンジが最大限に有効利用されるので、 計算精度が大幅に向上し、同等のハードウェア規 模で最高の精度が実現される。


また、計算に最適な2.進数の定義及びその定義による重みの設定が容易に行なえるため、同一のハードウェアでいくつもの種類のシステムに対して最適な波形整形が簡単に行なえるようになる。 図面の簡単な説明


第1図はこの発明の一実施例を示すプロック図、第2図はこの発明による放形整形装備を適用した伝送系を示すプロック図、第3図は第1図の動作 説明に供するための図、第4図は重み付け回路(2)の具体的回路の一例を示す接続図、第5図~9図はこの発明の説明に供するための図、第10図は2地数変換回路(4)の具体的回路の一例を示す接続図である。


(1) はシフトレジスタ、(2) は重み付け回路、(3) は 加算回路、(4) は 2 進数変換回路である。


(15)














第 6 図






第 8 図



第9図



第10図

